1 (**************************************************************************)
4 (* ||A|| A project by Andrea Asperti *)
6 (* ||I|| Developers: *)
7 (* ||T|| The HELM team. *)
8 (* ||A|| http://helm.cs.unibo.it *)
10 (* \ / This file is distributed under the terms of the *)
11 (* v GNU General Public License Version 2 *)
13 (**************************************************************************)
15 (* ********************************************************************** *)
16 (* Progetto FreeScale *)
19 (* Cosimo Oliboni, oliboni@cs.unibo.it *)
21 (* Questo materiale fa parte della tesi: *)
22 (* "Formalizzazione Interattiva dei Microcontroller a 8bit FreeScale" *)
24 (* data ultima modifica 15/11/2007 *)
25 (* ********************************************************************** *)
27 include "freescale/multivm.ma".
29 (* ****************************************** *)
30 (* MICRO TEST DI CORRETTEZZA DELLE ISTRUZIONI *)
31 (* ****************************************** *)
33 (* tabella 0x00 - 0xFF utile da caricare in RAM/ROM *)
34 definition mTest_bytes : list byte8 ≝
35 [ 〈x0,x0〉 ; 〈x0,x1〉 ; 〈x0,x2〉 ; 〈x0,x3〉 ; 〈x0,x4〉 ; 〈x0,x5〉 ; 〈x0,x6〉 ; 〈x0,x7〉
36 ; 〈x0,x8〉 ; 〈x0,x9〉 ; 〈x0,xA〉 ; 〈x0,xB〉 ; 〈x0,xC〉 ; 〈x0,xD〉 ; 〈x0,xE〉 ; 〈x0,xF〉 ]
37 @[ 〈x1,x0〉 ; 〈x1,x1〉 ; 〈x1,x2〉 ; 〈x1,x3〉 ; 〈x1,x4〉 ; 〈x1,x5〉 ; 〈x1,x6〉 ; 〈x1,x7〉
38 ; 〈x1,x8〉 ; 〈x1,x9〉 ; 〈x1,xA〉 ; 〈x1,xB〉 ; 〈x1,xC〉 ; 〈x1,xD〉 ; 〈x1,xE〉 ; 〈x1,xF〉 ]
39 @[ 〈x2,x0〉 ; 〈x2,x1〉 ; 〈x2,x2〉 ; 〈x2,x3〉 ; 〈x2,x4〉 ; 〈x2,x5〉 ; 〈x2,x6〉 ; 〈x2,x7〉
40 ; 〈x2,x8〉 ; 〈x2,x9〉 ; 〈x2,xA〉 ; 〈x2,xB〉 ; 〈x2,xC〉 ; 〈x2,xD〉 ; 〈x2,xE〉 ; 〈x2,xF〉 ]
41 @[ 〈x3,x0〉 ; 〈x3,x1〉 ; 〈x3,x2〉 ; 〈x3,x3〉 ; 〈x3,x4〉 ; 〈x3,x5〉 ; 〈x3,x6〉 ; 〈x3,x7〉
42 ; 〈x3,x8〉 ; 〈x3,x9〉 ; 〈x3,xA〉 ; 〈x3,xB〉 ; 〈x3,xC〉 ; 〈x3,xD〉 ; 〈x3,xE〉 ; 〈x3,xF〉 ]
43 @[ 〈x4,x0〉 ; 〈x4,x1〉 ; 〈x4,x2〉 ; 〈x4,x3〉 ; 〈x4,x4〉 ; 〈x4,x5〉 ; 〈x4,x6〉 ; 〈x4,x7〉
44 ; 〈x4,x8〉 ; 〈x4,x9〉 ; 〈x4,xA〉 ; 〈x4,xB〉 ; 〈x4,xC〉 ; 〈x4,xD〉 ; 〈x4,xE〉 ; 〈x4,xF〉 ]
45 @[ 〈x5,x0〉 ; 〈x5,x1〉 ; 〈x5,x2〉 ; 〈x5,x3〉 ; 〈x5,x4〉 ; 〈x5,x5〉 ; 〈x5,x6〉 ; 〈x5,x7〉
46 ; 〈x5,x8〉 ; 〈x5,x9〉 ; 〈x5,xA〉 ; 〈x5,xB〉 ; 〈x5,xC〉 ; 〈x5,xD〉 ; 〈x5,xE〉 ; 〈x5,xF〉 ]
47 @[ 〈x6,x0〉 ; 〈x6,x1〉 ; 〈x6,x2〉 ; 〈x6,x3〉 ; 〈x6,x4〉 ; 〈x6,x5〉 ; 〈x6,x6〉 ; 〈x6,x7〉
48 ; 〈x6,x8〉 ; 〈x6,x9〉 ; 〈x6,xA〉 ; 〈x6,xB〉 ; 〈x6,xC〉 ; 〈x6,xD〉 ; 〈x6,xE〉 ; 〈x6,xF〉 ]
49 @[ 〈x7,x0〉 ; 〈x7,x1〉 ; 〈x7,x2〉 ; 〈x7,x3〉 ; 〈x7,x4〉 ; 〈x7,x5〉 ; 〈x7,x6〉 ; 〈x7,x7〉
50 ; 〈x7,x8〉 ; 〈x7,x9〉 ; 〈x7,xA〉 ; 〈x7,xB〉 ; 〈x7,xC〉 ; 〈x7,xD〉 ; 〈x7,xE〉 ; 〈x7,xF〉 ]
51 @[ 〈x8,x0〉 ; 〈x8,x1〉 ; 〈x8,x2〉 ; 〈x8,x3〉 ; 〈x8,x4〉 ; 〈x8,x5〉 ; 〈x8,x6〉 ; 〈x8,x7〉
52 ; 〈x8,x8〉 ; 〈x8,x9〉 ; 〈x8,xA〉 ; 〈x8,xB〉 ; 〈x8,xC〉 ; 〈x8,xD〉 ; 〈x8,xE〉 ; 〈x8,xF〉 ]
53 @[ 〈x9,x0〉 ; 〈x9,x1〉 ; 〈x9,x2〉 ; 〈x9,x3〉 ; 〈x9,x4〉 ; 〈x9,x5〉 ; 〈x9,x6〉 ; 〈x9,x7〉
54 ; 〈x9,x8〉 ; 〈x9,x9〉 ; 〈x9,xA〉 ; 〈x9,xB〉 ; 〈x9,xC〉 ; 〈x9,xD〉 ; 〈x9,xE〉 ; 〈x9,xF〉 ]
55 @[ 〈xA,x0〉 ; 〈xA,x1〉 ; 〈xA,x2〉 ; 〈xA,x3〉 ; 〈xA,x4〉 ; 〈xA,x5〉 ; 〈xA,x6〉 ; 〈xA,x7〉
56 ; 〈xA,x8〉 ; 〈xA,x9〉 ; 〈xA,xA〉 ; 〈xA,xB〉 ; 〈xA,xC〉 ; 〈xA,xD〉 ; 〈xA,xE〉 ; 〈xA,xF〉 ]
57 @[ 〈xB,x0〉 ; 〈xB,x1〉 ; 〈xB,x2〉 ; 〈xB,x3〉 ; 〈xB,x4〉 ; 〈xB,x5〉 ; 〈xB,x6〉 ; 〈xB,x7〉
58 ; 〈xB,x8〉 ; 〈xB,x9〉 ; 〈xB,xA〉 ; 〈xB,xB〉 ; 〈xB,xC〉 ; 〈xB,xD〉 ; 〈xB,xE〉 ; 〈xB,xF〉 ]
59 @[ 〈xC,x0〉 ; 〈xC,x1〉 ; 〈xC,x2〉 ; 〈xC,x3〉 ; 〈xC,x4〉 ; 〈xC,x5〉 ; 〈xC,x6〉 ; 〈xC,x7〉
60 ; 〈xC,x8〉 ; 〈xC,x9〉 ; 〈xC,xA〉 ; 〈xC,xB〉 ; 〈xC,xC〉 ; 〈xC,xD〉 ; 〈xC,xE〉 ; 〈xC,xF〉 ]
61 @[ 〈xD,x0〉 ; 〈xD,x1〉 ; 〈xD,x2〉 ; 〈xD,x3〉 ; 〈xD,x4〉 ; 〈xD,x5〉 ; 〈xD,x6〉 ; 〈xD,x7〉
62 ; 〈xD,x8〉 ; 〈xD,x9〉 ; 〈xD,xA〉 ; 〈xD,xB〉 ; 〈xD,xC〉 ; 〈xD,xD〉 ; 〈xD,xE〉 ; 〈xD,xF〉 ]
63 @[ 〈xE,x0〉 ; 〈xE,x1〉 ; 〈xE,x2〉 ; 〈xE,x3〉 ; 〈xE,x4〉 ; 〈xE,x5〉 ; 〈xE,x6〉 ; 〈xE,x7〉
64 ; 〈xE,x8〉 ; 〈xE,x9〉 ; 〈xE,xA〉 ; 〈xE,xB〉 ; 〈xE,xC〉 ; 〈xE,xD〉 ; 〈xE,xE〉 ; 〈xE,xF〉 ]
65 @[ 〈xF,x0〉 ; 〈xF,x1〉 ; 〈xF,x2〉 ; 〈xF,x3〉 ; 〈xF,x4〉 ; 〈xF,x5〉 ; 〈xF,x6〉 ; 〈xF,x7〉
66 ; 〈xF,x8〉 ; 〈xF,x9〉 ; 〈xF,xA〉 ; 〈xF,xB〉 ; 〈xF,xC〉 ; 〈xF,xD〉 ; 〈xF,xE〉 ; 〈xF,xF〉
69 (* RIASSUNTO MCU/MODELLO/MEMORIA DA USARE
71 HC05 (MC68HC05J5A) [0x0080-0x00FF] RAM [0x0300-0x0CFF] ROM
72 HC08 (MC68HC08AB16A) [0x0050-0x024F] RAM [0xBE00-0xFDFF] ROM
73 HCS08 (MC9S08AW60) [0x0070-0x086F] RAM [0x1860-0xFFFF] FLASH
74 RS08 (MC9RS08KA2) [0x0020-0x004F] RAM [0x3800-0x3FFF] FLASH *)
77 1) mTest_x_RAM : inizio della RAM
78 (start point per caricamento mTest_bytes in RAM)
79 2) mTest_x_prog: inizio della ROM
80 (start point per caricamento programma in ROM)
81 3) mTest_x_data: ultimi 256b della ROM
82 (start point per caricamento mTest_bytes in ROM)
84 definition mTest_HC05_RAM ≝ 〈〈x0,x0〉:〈x8,x0〉〉.
85 definition mTest_HC05_prog ≝ 〈〈x0,x3〉:〈x0,x0〉〉.
86 definition mTest_HC05_data ≝ 〈〈x0,xC〉:〈x0,x0〉〉.
88 definition mTest_HC08_RAM ≝ 〈〈x0,x0〉:〈x5,x0〉〉.
89 definition mTest_HC08_prog ≝ 〈〈xB,xE〉:〈x0,x0〉〉.
90 definition mTest_HC08_data ≝ 〈〈xF,xD〉:〈x0,x0〉〉.
92 definition mTest_HCS08_RAM ≝ 〈〈x0,x0〉:〈x7,x0〉〉.
93 definition mTest_HCS08_prog ≝ 〈〈x1,x8〉:〈x6,x0〉〉.
94 definition mTest_HCS08_data ≝ 〈〈xF,xF〉:〈x0,x0〉〉.
96 definition mTest_RS08_RAM ≝ 〈〈x0,x0〉:〈x2,x0〉〉.
97 definition mTest_RS08_prog ≝ 〈〈x3,x8〉:〈x0,x0〉〉.
98 definition mTest_RS08_data ≝ 〈〈x3,xF〉:〈x0,x0〉〉.
104 (* testa la logica di ADC e le modalita' IMM1,DIR1/2,IX0/1/2,SP1/2 *)
105 definition mTest_HCS08_ADC_source : list byte8 ≝
106 let m ≝ HCS08 in source_to_byte8 m (
107 (* BEFORE: A=0x00 H:X=0xFF50 PC=0x1860 SP=0x0110 C=true *)
108 (* [0x1860] 2clk *) (compile m ? ADC (maIMM1 〈xA,xA〉) I) @
109 (* AFTER1: imm1=0xAA quindi 0x00+imm1+true=A:0xAB C:false *)
110 (* [0x1862] 3clk *) (compile m ? ADC (maDIR1 〈xF,xF〉) I) @
111 (* AFTER2: dir1=[0x00FF]=0x8F quindi 0xAB+dir1+false=A:0x3A C:true *)
112 (* [0x1864] 4clk *) (compile m ? ADC (maDIR2 〈〈xF,xF〉:〈x1,x1〉〉) I) @
113 (* AFTER3: dir2=[0xFF11]=0x11 quindi 0x3A+dir2+true=A:0x4C C:false *)
114 (* [0x1867] 4clk *) (compile m ? ADC (maIX2 〈〈xF,xF〉:〈xF,x0〉〉) I) @
115 (* AFTER4: ix2=[X+0xFFF0]=[0xFF40]=0x40 quindi 0x4C+ix2+false=A:0x8C C:false *)
116 (* [0x186A] 3clk *) (compile m ? ADC (maIX1 〈x2,x4〉) I) @
117 (* AFTER5: ix1=[X+0x0024]=[0xFF74]=0x74 quindi 0x8C+ix1+false=A:0x00 C:true *)
118 (* [0x186C] 3clk *) (compile m ? ADC maIX0 I) @
119 (* AFTER6: ix0=[X]=[0xFF50]=0x50 quindi 0x00+ix0+true=A:0x51 C:false *)
120 (* [0x186D] 5clk *) (compile m ? ADC (maSP2 〈〈xF,xF〉:〈x6,x1〉〉) I) @
121 (* AFTER7: sp2=[SP+0xFF61]=[0x0071]=0x01 quindi 0x51+sp2+false=A:0x52 C:false *)
122 (* [0x1871] 4clk *) (compile m ? ADC (maSP1 〈x2,x4〉) I)
123 (* AFTER8: sp1=[SP+0x0024]=[0x0134]=0xC4 quindi 0x52+sp1+false=A:0x16 C:true *)
124 (* [0x1874] si puo' quindi enunciare che dopo 2+3+4+4+3+3+5+4=28 clk *)
125 (* A<-0x16 PC<-0x1874 *)
128 (* creazione del processore+caricamento+impostazione registri *)
129 definition mTest_HCS08_ADC_status ≝
131 set_c_flag HCS08 t (* C<-true *)
132 (setweak_sp_reg HCS08 t (* SP<-0x0110 *)
133 (setweak_indX_16_reg HCS08 t (* H:X<-0xFF50 *)
134 (set_pc_reg HCS08 t (* PC<-mTest_HCS08_prog *)
135 (start_of_mcu_version
137 (load_from_source_at t (* carica mTest_bytes in ROM:mTest_HCS08_data *)
138 (load_from_source_at t (* carica mTest_bytes in RAM:mTest_HCS08_RAM *)
139 (load_from_source_at t (zero_memory t) (* carica source in ROM:mTest_HCS08_prog *)
140 mTest_HCS08_ADC_source mTest_HCS08_prog)
141 mTest_bytes mTest_HCS08_RAM)
142 mTest_bytes mTest_HCS08_data)
143 (build_memory_type_of_mcu_version MC9S08AW60 t)
144 (mk_byte8 x0 x0) (mk_byte8 x0 x0) (* non deterministici tutti a 0 *)
145 false false false false false false) (* non deterministici tutti a 0 *)
147 (mk_word16 (mk_byte8 xF xF) (mk_byte8 x5 x0)))
148 (mk_word16 (mk_byte8 x0 x1) (mk_byte8 x1 x0)))
151 (* dimostrazione senza svolgimento degli stati, immediata *)
152 lemma ok_mTest_HCS08_ADC_full :
154 execute HCS08 t (TickOK ? (mTest_HCS08_ADC_status t)) 28 =
155 (* NB: V,N,Z sono tornati false C e' tornato true *)
156 TickOK ? (set_pc_reg HCS08 t (* nuovo PC *)
157 (set_acc_8_low_reg HCS08 t (mTest_HCS08_ADC_status t) 〈x1,x6〉) (* nuovo A *)
158 (mk_word16 〈x1,x8〉 〈x7,x4〉)).
168 (* testa la logica di MOV e le modalita' xxx_to_xxx *)
169 definition mTest_HCS08_MOV_source : list byte8 ≝
170 let m ≝ HCS08 in source_to_byte8 m (
171 (* BEFORE: H:X=0x0071 PC=0x1860 *)
173 (* [0x1860] 4clk *) (compile m ? MOV (maIMM1_to_DIR1 〈x3,xA〉 〈x7,x0〉) I) @
174 (* 0x3A in [0x0070] *)
175 (* [0x1863] 5clk *) (compile m ? MOV (maDIR1_to_DIR1 〈x7,x0〉 〈x7,x1〉) I) @
176 (* [0x0070] in [0x0071] *)
177 (* [0x1866] 5clk *) (compile m ? MOV (maIX0p_to_DIR1 〈x7,x2〉) I) @
178 (* [X++=0x0071] in [0x0072] *)
179 (* [0x1868] 5clk *) (compile m ? MOV (maDIR1_to_IX0p 〈x7,x2〉) I)
180 (* [0x0072] in [X++=0x0072] *)
181 (* [0x186A] si puo' quindi enunciare che dopo 4+5+5+5=19 clk *)
182 (* PC<-0x186A X<-0x0073 *)
185 (* creazione del processore+caricamento+impostazione registri *)
186 definition mTest_HCS08_MOV_status ≝
189 setweak_indX_16_reg HCS08 t (* H:X<-0x0071 *)
190 (set_pc_reg HCS08 t (* PC<-mTest_HCS08_prog *)
191 (start_of_mcu_version
193 (load_from_source_at t (* carica b1-3 in RAM:mTest_HCS08_RAM *)
194 (load_from_source_at t (zero_memory t) (* carica source in ROM:mTest_HCS08_prog *)
195 mTest_HCS08_MOV_source mTest_HCS08_prog)
196 [ b1 ; b2 ; b3 ] mTest_HCS08_RAM)
197 (build_memory_type_of_mcu_version MC9S08AW60 t)
198 (mk_byte8 x0 x0) (mk_byte8 x0 x0) (* non deterministici tutti a 0 *)
199 false false false false false false) (* non deterministici tutti a 0 *)
201 (mk_word16 (mk_byte8 x0 x0) (mk_byte8 x7 x1)).
203 (* dimostrazione senza svolgimento degli stati, immediata *)
204 (* NB: la memoria e' cambiata e bisogna applicare eq_status_axiom *)
205 lemma ok_mTest_HCS08_MOV_full :
207 match execute HCS08 t (TickOK ? (mTest_HCS08_MOV_status t 〈x0,x0〉 〈x0,x0〉 〈x0,x0〉)) 19 with
208 [ TickERR s _ ⇒ s | TickSUSP s _ ⇒ s | TickOK s ⇒ s ] =
209 setweak_indX_16_reg HCS08 t (* H:X *)
210 (set_pc_reg HCS08 t (mTest_HCS08_MOV_status t 〈x3,xA〉 〈x3,xA〉 〈x3,xA〉) (* PC *)
211 (mk_word16 〈x1,x8〉 〈x6,xA〉))
212 (mk_word16 〈x0,x0〉 〈x7,x3〉).
215 [ apply (eq_status_axiom mTest_HCS08_RAM 2 HCS08 MEM_FUNC); reflexivity; ]
223 (* testa la logica di ROL/ROR e le modalita' IMM2,INHx *)
224 definition mTest_HCS08_ROL_ROR_source : list byte8 ≝
225 let m ≝ HCS08 in source_to_byte8 m (
226 (* BEFORE: A=0x00 H:X=0x0000 PC=0x1860 Z=true *)
227 (* [0x1860] 3clk *) (compile m ? LDHX (maIMM2 〈〈x1,x2〉:〈x3,x4〉〉) I) @
228 (* [0x1863] 2clk *) (compile m ? LDA (maIMM1 〈x5,x6〉) I) @
229 (* [0x1865] 1clk *) (compile m ? ROL maINHA I) @
230 (* [0x1866] 1clk *) (compile m ? ROL maINHX I) @
231 (* [0x1867] 1clk *) (compile m ? ROR maINHA I) @
232 (* [0x1868] 1clk *) (compile m ? ROR maINHX I) @
233 (* [0x1869] 1clk *) (compile m ? CLR maINHA I) @
234 (* [0x186A] 1clk *) (compile m ? CLR maINHX I) @
235 (* [0x186B] 1clk *) (compile m ? CLR maINHH I)
236 (* [0x186C] si puo' quindi enunciare che dopo 3+2+1+1+1+1+1+1+1=12 clk *)
240 (* creazione del processore+caricamento+impostazione registri *)
241 definition mTest_HCS08_ROL_ROR_status ≝
243 set_z_flag HCS08 t (* Z<-true *)
244 (setweak_indX_16_reg HCS08 t (* H:X<-0x0000 *)
245 (set_pc_reg HCS08 t (* PC<-mTest_HCS08_prog *)
246 (start_of_mcu_version
248 (load_from_source_at t (zero_memory t) (* carica source in ROM:mTest_HCS08_prog *)
249 mTest_HCS08_ROL_ROR_source mTest_HCS08_prog)
250 (build_memory_type_of_mcu_version MC9S08AW60 t)
251 (mk_byte8 x0 x0) (mk_byte8 x0 x0) (* non deterministici tutti a 0 *)
252 false false false false false false) (* non deterministici tutti a 0 *)
254 (mk_word16 (mk_byte8 x0 x0) (mk_byte8 x0 x0)))
257 (* dimostrazione senza svolgimento degli stati, immediata *)
258 lemma ok_mTest_HCS08_ROL_ROR_full :
260 execute HCS08 t (TickOK ? (mTest_HCS08_ROL_ROR_status t)) 12 =
261 TickOK ? (set_pc_reg HCS08 t (* nuovo PC *)
262 (mTest_HCS08_ROL_ROR_status t) (mk_word16 〈x1,x8〉 〈x6,xC〉)).
268 (* **************** *)
269 (* HCS08 CBEQx/DBNZ *)
270 (* **************** *)
272 (* testa la logica di CBEQx/DBNZ e le modalita' xxx_and_IMM1 *)
273 definition mTest_HCS08_CBEQ_DBNZ_source : list byte8 ≝
274 let m ≝ HCS08 in source_to_byte8 m (
275 (* BEFORE: H:X=0x006F SP=0x006F PC=0x1860 *)
276 (* [0x1860] 5clk *) (compile m ? CBEQA (maDIR1_and_IMM1 〈x7,x1〉 〈x0,x1〉) I) @
277 (* [0x1863] 1clk *) (compile m ? NOP maINH I) @ (* eseguito: A≠[0x0071]=0x01 *)
278 (* [0x1864] 4clk *) (compile m ? CBEQA (maIMM1_and_IMM1 〈x0,x0〉 〈x0,x1〉) I) @
279 (* [0x1867] 1clk *) (compile m ? NOP maINH I) @ (* non eseguito: A=0x00 *)
280 (* [0x1868] 4clk *) (compile m ? CBEQX (maIMM1_and_IMM1 〈x6,xF〉 〈x0,x1〉) I) @
281 (* [0x186B] 1clk *) (compile m ? NOP maINH I) @ (* non eseguito: X=0x6F *)
282 (* [0x186C] 5clk *) (compile m ? CBEQA (maIX1p_and_IMM1 〈x0,x1〉 〈x0,x1〉) I) @ (* H:X++ *)
283 (* [0x186F] 1clk *) (compile m ? NOP maINH I) @ (* non eseguito: A=[X+0x01]=[0x0070]=0x00 *)
284 (* [0x1870] 5clk *) (compile m ? CBEQA (maIX0p_and_IMM1 〈x0,x1〉) I) @ (* H:X++ *)
285 (* [0x1872] 1clk *) (compile m ? NOP maINH I) @ (* non eseguito: A=[X]=[0x0070]=0x00 *)
286 (* [0x1873] 6clk *) (compile m ? CBEQA (maSP1_and_IMM1 〈x0,x2〉 〈x0,x1〉) I) @
287 (* [0x1877] 1clk *) (compile m ? NOP maINH I) @ (* eseguito: A≠[SP+0x02]=[0x0071]=0x01 *)
289 (* [0x1878] 7clk *) (compile m ? DBNZ (maDIR1_and_IMM1 〈x7,x2〉 〈x0,x1〉) I) @
290 (* [0x187B] 1clk *) (compile m ? NOP maINH I) @ (* non eseguito: --[0x0072]=0x01≠0 *)
291 (* [0x187C] 4clk *) (compile m ? DBNZ (maINHA_and_IMM1 〈x0,x1〉) I) @
292 (* [0x187E] 1clk *) (compile m ? NOP maINH I) @ (* non eseguito: --A=0xFF≠0 *)
293 (* [0x187F] 4clk *) (compile m ? DBNZ (maINHX_and_IMM1 〈x0,x1〉) I) @
294 (* [0x1881] 1clk *) (compile m ? NOP maINH I) @ (* non eseguito: --X=0x70≠0 *)
295 (* [0x1882] 7clk *) (compile m ? DBNZ (maIX1_and_IMM1 〈x0,x2〉 〈x0,x1〉) I) @
296 (* [0x1885] 1clk *) (compile m ? NOP maINH I) @ (* eseguito: --[X+0x02]=[0x0072]=0x00=0 *)
297 (* [0x1886] 6clk *) (compile m ? DBNZ (maIX0_and_IMM1 〈x0,x1〉) I) @
298 (* [0x1888] 1clk *) (compile m ? NOP maINH I) @ (* non eseguito: --[X]=[0x0070]=0xFF≠0 *)
299 (* [0x1889] 8clk *) (compile m ? DBNZ (maSP1_and_IMM1 〈x0,x1〉 〈x0,x1〉) I) @
300 (* [0x188D] 1clk *) (compile m ? NOP maINH I) (* non eseguito: --[SP+0x01]=[0x0070]=0xFE≠0 *)
301 (* [0x188E] si puo' quindi enunciare che dopo 5+1+4+4+5+5+6+1 (31)
302 7+4+4+7+1+6+8 (37) =68 clk *)
303 (* A<-0xFF PC<-0x188E H:X<-0070 *)
306 (* creazione del processore+caricamento+impostazione registri *)
307 definition mTest_HCS08_CBEQ_DBNZ_status ≝
310 setweak_sp_reg HCS08 t (* SP<-0x006F *)
311 (setweak_indX_16_reg HCS08 t (* H:X<-0x006F *)
312 (set_pc_reg HCS08 t (* PC<-mTest_HCS08_prog *)
313 (start_of_mcu_version
315 (load_from_source_at t (* carica b1-3 in RAM:mTest_HCS08_RAM *)
316 (load_from_source_at t (* carica mTest_bytes in RAM:mTest_HCS08_RAM *)
317 (load_from_source_at t (zero_memory t) (* carica source in ROM:mTest_HCS08_prog *)
318 mTest_HCS08_CBEQ_DBNZ_source mTest_HCS08_prog)
319 mTest_bytes mTest_HCS08_RAM)
320 [ b1 ; b2 ; b3 ] mTest_HCS08_RAM)
321 (build_memory_type_of_mcu_version MC9S08AW60 t)
322 (mk_byte8 x0 x0) (mk_byte8 x0 x0) (* non deterministici tutti a 0 *)
323 false false false false false false) (* non deterministici tutti a 0 *)
325 (mk_word16 (mk_byte8 x0 x0) (mk_byte8 x6 xF)))
326 (mk_word16 (mk_byte8 x0 x0) (mk_byte8 x6 xF)).
328 (* dimostrazione senza svolgimento degli stati, immediata *)
329 (* NB: la memoria e' cambiata e bisogna applicare eq_status_axiom *)
330 lemma ok_mTest_HCS08_CBEQ_DBNZ_full :
332 match execute HCS08 t (TickOK ? (mTest_HCS08_CBEQ_DBNZ_status t 〈x0,x0〉 〈x0,x1〉 〈x0,x2〉)) 68 with
333 [ TickERR s _ ⇒ s | TickSUSP s _ ⇒ s | TickOK s ⇒ s ] =
334 set_acc_8_low_reg HCS08 t (* nuovo A *)
335 (set_pc_reg HCS08 t (* nuovo PC *)
336 (setweak_indX_16_reg HCS08 t (mTest_HCS08_CBEQ_DBNZ_status t 〈xF,xE〉 〈x0,x1〉 〈x0,x0〉) (* nuovo H:X *)
337 (mk_word16 〈x0,x0〉 〈x7,x0〉))
338 (mk_word16 〈x1,x8〉 〈x8,xE〉))
342 [ apply (eq_status_axiom mTest_HCS08_RAM 2 HCS08 MEM_FUNC); reflexivity; ]
346 (* ***************** *)
347 (* HCS08 BSETn/BCLRn *)
348 (* ***************** *)
350 (* testa la logica di BSETn/BCLRn e le modalita' DIRn *)
351 definition mTest_HCS08_BSETn_BCLRn_source : list byte8 ≝
352 let m ≝ HCS08 in source_to_byte8 m (
353 (* BEFORE: PC=0x1860 *)
354 (* [0x1860] 5clk *) (compile m ? BSETn (maDIRn o0 〈x7,x0〉) I) @ (* [0x0070]=0x01 *)
355 (* [0x1862] 5clk *) (compile m ? BSETn (maDIRn o1 〈x7,x0〉) I) @ (* [0x0070]=0x03 *)
356 (* [0x1864] 5clk *) (compile m ? BSETn (maDIRn o2 〈x7,x0〉) I) @ (* [0x0070]=0x07 *)
357 (* [0x1866] 5clk *) (compile m ? BSETn (maDIRn o3 〈x7,x0〉) I) @ (* [0x0070]=0x0F *)
358 (* [0x1868] 5clk *) (compile m ? BSETn (maDIRn o4 〈x7,x0〉) I) @ (* [0x0070]=0x1F *)
359 (* [0x186A] 5clk *) (compile m ? BSETn (maDIRn o5 〈x7,x0〉) I) @ (* [0x0070]=0x3F *)
360 (* [0x186C] 5clk *) (compile m ? BSETn (maDIRn o6 〈x7,x0〉) I) @ (* [0x0070]=0x7F *)
361 (* [0x186E] 5clk *) (compile m ? BSETn (maDIRn o7 〈x7,x0〉) I) @ (* [0x0070]=0xFF *)
362 (* [0x1870] 5clk *) (compile m ? BCLRn (maDIRn o0 〈x7,x0〉) I) @ (* [0x0070]=0xFE *)
363 (* [0x1872] 5clk *) (compile m ? BCLRn (maDIRn o1 〈x7,x0〉) I) @ (* [0x0070]=0xFC *)
364 (* [0x1874] 5clk *) (compile m ? BCLRn (maDIRn o2 〈x7,x0〉) I) @ (* [0x0070]=0xF8 *)
365 (* [0x1876] 5clk *) (compile m ? BCLRn (maDIRn o3 〈x7,x0〉) I) @ (* [0x0070]=0xF0 *)
366 (* [0x1878] 5clk *) (compile m ? BCLRn (maDIRn o4 〈x7,x0〉) I) @ (* [0x0070]=0xE0 *)
367 (* [0x187A] 5clk *) (compile m ? BCLRn (maDIRn o5 〈x7,x0〉) I) @ (* [0x0070]=0xC0 *)
368 (* [0x187C] 5clk *) (compile m ? BCLRn (maDIRn o6 〈x7,x0〉) I) @ (* [0x0070]=0x80 *)
369 (* [0x187E] 5clk *) (compile m ? BCLRn (maDIRn o7 〈x7,x0〉) I) (* [0x0070]=0x00 *)
370 (* [0x1880] si puo' quindi enunciare che dopo 5+5+5+5+5+5+5+5
371 5+5+5+5+5+5+5+5 =80 clk *)
375 (* creazione del processore+caricamento+impostazione registri *)
376 definition mTest_HCS08_BSETn_BCLRn_status ≝
379 set_pc_reg HCS08 t (* PC<-mTest_HCS08_prog *)
380 (start_of_mcu_version
382 (load_from_source_at t (* carica b1 in RAM:mTest_HCS08_RAM *)
383 (load_from_source_at t (zero_memory t) (* carica source in ROM:mTest_HCS08_prog *)
384 mTest_HCS08_BSETn_BCLRn_source mTest_HCS08_prog)
385 [ b1 ] mTest_HCS08_RAM)
386 (build_memory_type_of_mcu_version MC9S08AW60 t)
387 (mk_byte8 x0 x0) (mk_byte8 x0 x0) (* non deterministici tutti a 0 *)
388 false false false false false false) (* non deterministici tutti a 0 *)
391 (* dimostrazione senza svolgimento degli stati, immediata *)
392 (* NB: la memoria e' cambiata e bisogna applicare eq_status_axiom *)
393 lemma ok_mTest_HCS08_BSETn_BCLRn_full :
395 match execute HCS08 t (TickOK ? (mTest_HCS08_BSETn_BCLRn_status t 〈x0,x0〉)) 80 with
396 [ TickERR s _ ⇒ s | TickSUSP s _ ⇒ s | TickOK s ⇒ s ] =
397 set_pc_reg HCS08 t (mTest_HCS08_BSETn_BCLRn_status t 〈x0,x0〉) 〈〈x1,x8〉:〈x8,x0〉〉. (* nuovo PC *)
400 [ apply (eq_status_axiom mTest_HCS08_RAM 0 HCS08 MEM_FUNC); reflexivity ]
404 (* ******************* *)
405 (* HCS08 BRSETn/BRCLRn *)
406 (* ******************* *)
408 (* testa la logica di BRSETn/BRCLRn e le modalita' DIRn_and_IMM1 *)
409 definition mTest_HCS08_BRSETn_BRCLRn_source : list byte8 ≝
410 let m ≝ HCS08 in source_to_byte8 m (
411 (* BEFORE: va a testare [0x00C5]=0x55 PC=0x1860 *)
412 (* [0x1860] 5clk *) (compile m ? BRSETn (maDIRn_and_IMM1 o0 〈xC,x5〉 〈x0,x1〉) I) @
413 (* [0x1863] 1clk *) (compile m ? NOP maINH I) @
414 (* [0x1864] 5clk *) (compile m ? BRSETn (maDIRn_and_IMM1 o1 〈xC,x5〉 〈x0,x1〉) I) @
415 (* [0x1867] 1clk *) (compile m ? NOP maINH I) @
416 (* [0x1868] 5clk *) (compile m ? BRSETn (maDIRn_and_IMM1 o2 〈xC,x5〉 〈x0,x1〉) I) @
417 (* [0x186B] 1clk *) (compile m ? NOP maINH I) @
418 (* [0x186C] 5clk *) (compile m ? BRSETn (maDIRn_and_IMM1 o3 〈xC,x5〉 〈x0,x1〉) I) @
419 (* [0x186F] 1clk *) (compile m ? NOP maINH I) @
420 (* [0x1870] 5clk *) (compile m ? BRSETn (maDIRn_and_IMM1 o4 〈xC,x5〉 〈x0,x1〉) I) @
421 (* [0x1873] 1clk *) (compile m ? NOP maINH I) @
422 (* [0x1874] 5clk *) (compile m ? BRSETn (maDIRn_and_IMM1 o5 〈xC,x5〉 〈x0,x1〉) I) @
423 (* [0x1877] 1clk *) (compile m ? NOP maINH I) @
424 (* [0x1878] 5clk *) (compile m ? BRSETn (maDIRn_and_IMM1 o6 〈xC,x5〉 〈x0,x1〉) I) @
425 (* [0x187B] 1clk *) (compile m ? NOP maINH I) @
426 (* [0x187C] 5clk *) (compile m ? BRSETn (maDIRn_and_IMM1 o7 〈xC,x5〉 〈x0,x1〉) I) @
427 (* [0x187F] 1clk *) (compile m ? NOP maINH I) @
429 (* [0x1880] 5clk *) (compile m ? BRCLRn (maDIRn_and_IMM1 o0 〈xC,x5〉 〈x0,x1〉) I) @
430 (* [0x1883] 1clk *) (compile m ? NOP maINH I) @
431 (* [0x1884] 5clk *) (compile m ? BRCLRn (maDIRn_and_IMM1 o1 〈xC,x5〉 〈x0,x1〉) I) @
432 (* [0x1887] 1clk *) (compile m ? NOP maINH I) @
433 (* [0x1888] 5clk *) (compile m ? BRCLRn (maDIRn_and_IMM1 o2 〈xC,x5〉 〈x0,x1〉) I) @
434 (* [0x188B] 1clk *) (compile m ? NOP maINH I) @
435 (* [0x188C] 5clk *) (compile m ? BRCLRn (maDIRn_and_IMM1 o3 〈xC,x5〉 〈x0,x1〉) I) @
436 (* [0x188F] 1clk *) (compile m ? NOP maINH I) @
437 (* [0x1890] 5clk *) (compile m ? BRCLRn (maDIRn_and_IMM1 o4 〈xC,x5〉 〈x0,x1〉) I) @
438 (* [0x1893] 1clk *) (compile m ? NOP maINH I) @
439 (* [0x1894] 5clk *) (compile m ? BRCLRn (maDIRn_and_IMM1 o5 〈xC,x5〉 〈x0,x1〉) I) @
440 (* [0x1897] 1clk *) (compile m ? NOP maINH I) @
441 (* [0x1898] 5clk *) (compile m ? BRCLRn (maDIRn_and_IMM1 o6 〈xC,x5〉 〈x0,x1〉) I) @
442 (* [0x189B] 1clk *) (compile m ? NOP maINH I) @
443 (* [0x189C] 5clk *) (compile m ? BRCLRn (maDIRn_and_IMM1 o7 〈xC,x5〉 〈x0,x1〉) I) @
444 (* [0x189F] 1clk *) (compile m ? NOP maINH I)
446 (* [0x18A0] si puo' quindi enunciare che dopo 80+8=88 clk
447 (vengono eseguiti 16*5 test, meta' BRSETn/BRCLRn saltano *)
451 (* creazione del processore+caricamento+impostazione registri *)
452 definition mTest_HCS08_BRSETn_BRCLRn_status ≝
454 set_pc_reg HCS08 t (* PC<-mTest_HCS08_prog *)
455 (start_of_mcu_version
457 (load_from_source_at t
458 (load_from_source_at t (zero_memory t) (* carica mTest_bytes in RAM:mTest_HCS08_RAM *)
459 mTest_HCS08_BRSETn_BRCLRn_source mTest_HCS08_prog) (* carica source in ROM:mTest_HCS08_prog *)
460 mTest_bytes mTest_HCS08_RAM)
461 (build_memory_type_of_mcu_version MC9S08AW60 t)
462 (mk_byte8 x0 x0) (mk_byte8 x0 x0) (* non deterministici tutti a 0 *)
463 false false false false false false) (* non deterministici tutti a 0 *)
466 (* dimostrazione senza svolgimento degli stati, immediata *)
467 lemma ok_mTest_HCS08_BRSETn_BRCLRn_full :
469 execute HCS08 t (TickOK ? (mTest_HCS08_BRSETn_BRCLRn_status t)) 88 =
470 TickOK ? (set_pc_reg HCS08 t (mTest_HCS08_BRSETn_BRCLRn_status t) (* nuovo PC *)
471 (mk_word16 〈x1,x8〉 〈xA,x0〉)).
477 (* *************** *)
478 (* RS08 X,D[X],TNY *)
479 (* *************** *)
481 (* testa la logica RS08 X,D[X] le modalita' TNY *)
482 (* NB: il meccanismo utilizzato e' quello complesso dell'RS08
483 fare riferimento alle spiegazioni in STATUS/LOAD_WRITE *)
484 definition mTest_RS08_TNY_source: list byte8 ≝
485 let m ≝ RS08 in source_to_byte8 m (
487 (* [0x3800] 3clk *) (compile m ? ADD (maTNY xD) I) @ (* ... +[0x000D]=0x0C *)
488 (* [0x3801] 3clk *) (compile m ? ADD (maTNY xE) I) @ (* ... +D[X]=[0x0020]=0x1F *)
489 (* [0x3802] 3clk *) (compile m ? ADD (maTNY xF) I) @ (* ... +X=0x20 *)
490 (* [0x3803] 3clk *) (compile m ? ADD (maDIR1 〈xC,xF〉) I) @ (* ... +X=0x20 *)
491 (* [0x3805] 3clk *) (compile m ? ADD (maDIR1 〈xC,xE〉) I) (* ... +[0x000E]=0x0D *)
492 (* [0x3807] si puo' quindi enunciare che dopo 15 clk
493 A<-0x78 PC<-0x3807 *)
496 (* creazione del processore+caricamento+impostazione registri *)
497 definition mTest_RS08_TNY_status ≝
499 setweak_x_map RS08 t (* X<-0x20 *)
500 (setweak_ps_map RS08 t (* PS<-0x00 *)
501 (set_pc_reg RS08 t (* PC<-mTest_RS08_prog *)
502 (start_of_mcu_version
504 (load_from_source_at t (* carica mTest_bytes in RAM:mTest_RS08_RAM *)
505 (load_from_source_at t (zero_memory t) (* carica source in ROM:mTest_RS08_prog *)
506 mTest_RS08_TNY_source mTest_RS08_prog)
507 mTest_bytes 〈〈x0,x0〉:〈x0,x1〉〉)
508 (build_memory_type_of_mcu_version MC9RS08KA2 t)
509 (mk_byte8 x0 x0) (mk_byte8 x0 x0) (* non deterministici tutti a 0 *)
510 false false false false false false (* non deterministici tutti a 0 *)
515 (* dimostrazione senza svolgimento degli stati, immediata *)
516 lemma ok_mTest_RS08_TNY_full :
518 execute RS08 t (TickOK ? (mTest_RS08_TNY_status t)) 15 =
519 TickOK ? (set_acc_8_low_reg RS08 t (* nuovo A *)
520 (set_pc_reg RS08 t (mTest_RS08_TNY_status t) (* nuovo PC *)
521 (mk_word16 〈x3,x8〉 〈x0,x7〉))
532 (* testa la logica RS08 PS le modalita' SRT *)
533 (* NB: il meccanismo utilizzato e' quello complesso dell'RS08
534 fare riferimento alle spiegazioni in STATUS/LOAD_WRITE *)
535 definition mTest_RS08_SRT_source: list byte8 ≝
536 let m ≝ RS08 in source_to_byte8 m (
537 (* X=0x1F PS=0xFE Z=1 *)
538 (* [0x3800] 3clk *) (compile m ? LDA (maSRT t1F) I) @ (* A<-PS *)
539 (* [0x3801] 2clk *) (compile m ? SUB (maIMM1 〈xF,xE〉) I) @ (* risulta 0 *)
540 (* [0x3803] 3clk *) (compile m ? BEQ (maIMM1 〈x0,x1〉) I) @ (* salta *)
541 (* [0x3805] 1clk *) (compile m ? NOP maINH I) @
543 (* [0x3806] 3clk *) (compile m ? LDA (maSRT t0E) I) @ (* A<-PS *)
544 (* [0x3807] 2clk *) (compile m ? SUB (maIMM1 〈xF,xE〉) I) @ (* risulta 0 *)
545 (* [0x3809] 3clk *) (compile m ? BEQ (maIMM1 〈x0,x1〉) I) @ (* salta *)
546 (* [0x380B] 1clk *) (compile m ? NOP maINH I) @
548 (* [0x380C] 3clk *) (compile m ? LDA (maDIR1 〈xC,x3〉) I) @ (* A<-[0x00C3]=[0x3F83]=0x83 *)
549 (* [0x380E] 2clk *) (compile m ? SUB (maIMM1 〈x8,x3〉) I) @ (* risulta 0 *)
550 (* [0x3810] 3clk *) (compile m ? BEQ (maIMM1 〈x0,x1〉) I) @ (* salta *)
551 (* [0x3812] 1clk *) (compile m ? NOP maINH I)
552 (* [0x3813] si puo' quindi enunciare che dopo 24 clk
556 (* creazione del processore+caricamento+impostazione registri *)
557 definition mTest_RS08_SRT_status ≝
559 setweak_x_map RS08 t (* X<-0x1F *)
560 (setweak_ps_map RS08 t (* PS<-0xFE *)
561 (set_z_flag RS08 t (* Z<-true *)
562 (set_pc_reg RS08 t (* PC<-mTest_RS08_prog *)
563 (start_of_mcu_version
565 (load_from_source_at t (* carica mTest_bytes in ROM:mTest_RS08_data *)
566 (load_from_source_at t (zero_memory t) (* carica source in ROM:mTest_RS08_prog *)
567 mTest_RS08_SRT_source mTest_RS08_prog)
568 mTest_bytes mTest_RS08_data)
569 (build_memory_type_of_mcu_version MC9RS08KA2 t)
570 (mk_byte8 x0 x0) (mk_byte8 x0 x0) (* non deterministici tutti a 0 *)
571 false false false false false false (* non deterministici tutti a 0 *)
577 (* dimostrazione senza svolgimento degli stati, immediata *)
578 lemma ok_mTest_RS08_SRT_full :
580 execute RS08 t (TickOK ? (mTest_RS08_SRT_status t)) 24 =
581 TickOK ? (set_pc_reg RS08 t (mTest_RS08_SRT_status t) (* nuovo PC *)
582 (mk_word16 〈x3,x8〉 〈x1,x3〉)).
588 (* ********************* *)
589 (* TEOREMA MULT PER RS08 *)
590 (* ********************* *)
593 ZH:ZL=X*Y con [0x0020-0x004F] X ≝ [0x0020] Y ≝ [0x0021] ZH ≝ [0x0022] ZL ≝ [0x0023]
595 definition mTest_RS08_mult_source: list byte8 ≝
596 let m ≝ RS08 in source_to_byte8 m (
597 (* [0x3800] ZH <- 0 3clk *) (compile m ? CLR (maDIR1 〈x2,x2〉) I) @
598 (* [0x3802] ZL <- 0 3clk *) (compile m ? CLR (maDIR1 〈x2,x3〉) I) @
599 (* [0x3804] (l1) A <- Y 3clk *) (compile m ? LDA (maDIR1 〈x2,x1〉) I) @
600 (* [0x3806] A=0 goto l2 3clk *) (compile m ? BEQ (maIMM1 〈x0,xE〉) I) @
601 (* [0x3808] A <- ZL 3clk *) (compile m ? LDA (maDIR1 〈x2,x3〉) I) @
602 (* [0x380A] Y -- 5clk *) (compile m ? DEC (maDIR1 〈x2,x1〉) I) @
603 (* [0x380C] A += X 3clk *) (compile m ? ADD (maDIR1 〈x2,x0〉) I) @
604 (* [0x380E] C=0 goto l3 3clk *) (compile m ? BCC (maIMM1 〈x0,x2〉) I) @
605 (* [0x3810] ZH ++ 5clk *) (compile m ? INC (maDIR1 〈x2,x2〉) I) @
606 (* [0x3812] (l3) ZL <- A 3clk *) (compile m ? STA (maDIR1 〈x2,x3〉) I) @
607 (* [0x3814] goto l1 3clk *) (compile m ? BRA (maIMM1 〈xE,xE〉) I)
608 (* [0x3816] (l2) si puo' quindi enunciare che
609 - il caso base X * 0 richiede 12 cicli
610 - bisogna aggiungere Y * 26 cicli, Y>0
611 - bisogna aggiungere ZH * 5 cicli, X * Y > 0xFF *)
614 (* creazione del processore+caricamento+impostazione registri *)
615 definition mTest_RS08_mult_status ≝
618 set_z_flag RS08 t (* Z<-true *)
619 (set_pc_reg RS08 t (* PC<-mTest_RS08_prog *)
620 (start_of_mcu_version
622 (load_from_source_at t (* carica X,Y,ZH,ZL:mTest_RS08_RAM *)
623 (load_from_source_at t (zero_memory t) (* carica source in ROM:mTest_RS08_prog *)
624 mTest_RS08_mult_source mTest_RS08_prog)
625 [ b1 ; b2 ; b3 ; b4 ] mTest_RS08_RAM)
626 (build_memory_type_of_mcu_version MC9RS08KA2 t)
627 (mk_byte8 x0 x0) (mk_byte8 x0 x0) (* non deterministici tutti a 0 *)
628 false false false false false false (* non deterministici tutti a 0 *)
632 (* parametrizzazione dell'enunciato del teorema mult *)
633 lemma ok_mTest_RS08_mult_full_aux ≝
637 (TickOK ? (mTest_RS08_mult_status t X Y 〈x0,x0〉 〈x0,x0〉))
639 (26 * (nat_of_byte8 Y)) +
640 (5 * (nat_of_byte8 (w16h (mul_b8 X Y))))) with
641 (* controllo che coincidano ALU,ZH,ZL *)
644 (* FIXME: alla ALU azzero C perche' la funzione che ne
645 descrive il valore finale e' MOLTO complessa *)
646 | TickOK s ⇒ set_c_flag RS08 t s false ] =
647 (* alla fine per come e' scritto il programma: A=0 Z=true *)
648 set_pc_reg RS08 t (mTest_RS08_mult_status t X 〈x0,x0〉 (w16h (mul_b8 X Y)) (w16l (mul_b8 X Y)))
649 (mk_word16 〈x3,x8〉 〈x1,x6〉).
651 (* dimostrazione senza svolgimento degli stati, immediata *)
652 lemma ok_mTest_RS08_mult_full :
654 ok_mTest_RS08_mult_full_aux t 〈xF,xF〉 〈x1,xE〉.
655 unfold ok_mTest_RS08_mult_full_aux;
658 [ apply (eq_status_axiom mTest_RS08_RAM 3 RS08 MEM_FUNC); reflexivity ]
662 (* ************************ *)
663 (* TEST SU GRANULARITA' BIT *)
664 (* ************************ *)
666 definition mTest_bits_source : list byte8 ≝
667 let m ≝ HCS08 in source_to_byte8 m (
668 (* BEFORE: va a testare [0x0070]=0x00 *)
669 (* [0x1860] 4clk *) (compile m ? MOV (maIMM1_to_DIR1 〈xF,xF〉 〈x7,x0〉) I)
673 (* creazione del processore+caricamento+impostazione registri *)
674 definition mTest_bits_status ≝
678 setweak_n_flag HCS08 t (* N<-1 *)
679 (set_pc_reg HCS08 t (* PC<-mTest_HCS08_prog *)
680 (start_of_mcu_version
682 (load_from_source_at t
683 (load_from_source_at t (zero_memory t) (* carica b in RAM:mTest_HCS08_RAM *)
684 mTest_bits_source mTest_HCS08_prog) (* carica source in ROM:mTest_HCS08_prog *)
685 [ b ] mTest_HCS08_RAM)
686 (check_update_bit t (* setta mTest_HCS08_RAM,o come ROM *)
687 (build_memory_type_of_mcu_version MC9S08AW60 t)
688 mTest_HCS08_RAM sub MEM_READ_ONLY)
689 (mk_byte8 x0 x0) (mk_byte8 x0 x0) (* non deterministici tutti a 0 *)
690 false false false false false false) (* non deterministici tutti a 0 *)
694 (* dimostrazione senza svolgimento degli stati, immediata *)
695 lemma ok_mTest_bits_MEM_BITS_full :
697 execute HCS08 MEM_BITS (TickOK ? (mTest_bits_status MEM_BITS sub 〈x0,x0〉)) 4 =
698 TickOK ? (set_pc_reg HCS08 MEM_BITS (mTest_bits_status MEM_BITS sub (byte8_of_bits (setn_array8T sub ? (bits_of_byte8 〈xF,xF〉) false))) (* nuovo PC *)
699 (mk_word16 〈x1,x8〉 〈x6,x3〉)).
705 lemma ok_mTest_bits_NO_MEM_BITS_full :
707 (match execute HCS08 MEM_FUNC (TickOK ? (mTest_bits_status MEM_FUNC sub 〈x0,x0〉)) 4 with
708 [ TickERR s _ ⇒ s | TickSUSP s _ ⇒ s | TickOK s ⇒ s ] =
709 set_pc_reg HCS08 MEM_FUNC (mTest_bits_status MEM_FUNC sub 〈xF,xF〉) (* nuovo PC *)
710 (mk_word16 〈x1,x8〉 〈x6,x3〉)) ∧
711 (match execute HCS08 MEM_TREE (TickOK ? (mTest_bits_status MEM_TREE sub 〈x0,x0〉)) 4 with
712 [ TickERR s _ ⇒ s | TickSUSP s _ ⇒ s | TickOK s ⇒ s ] =
713 set_pc_reg HCS08 MEM_TREE (mTest_bits_status MEM_TREE sub 〈xF,xF〉) (* nuovo PC *)
714 (mk_word16 〈x1,x8〉 〈x6,x3〉)).
718 [ 1,3,5,7,9,11,13,15:
719 apply (eq_status_axiom mTest_HCS08_RAM 0 HCS08 MEM_FUNC); reflexivity; ]
720 apply (eq_status_axiom mTest_HCS08_RAM 0 HCS08 MEM_TREE); reflexivity;
723 (* svolgimento degli stati passo passo: esempio
727 letin AFTER_ALU1 ≝ (match execute RS08 (TickOK ? BEFORE) 3 with
728 [ TickERR _ _ ⇒ get_alu RS08 BEFORE
729 | TickSUSP _ _ ⇒ get_alu RS08 BEFORE
730 | TickOK s ⇒ get_alu RS08 s ]);
731 normalize in AFTER_ALU1:(%);
733 letin AFTER_ALU2 ≝ (match execute RS08 (TickOK ?
734 (set_alu RS08 BEFORE AFTER_ALU1)) 3 with
735 [ TickERR _ _ ⇒ get_alu RS08 BEFORE
736 | TickSUSP _ _ ⇒ get_alu RS08 BEFORE
737 | TickOK s ⇒ get_alu RS08 s ]);
738 normalize in AFTER_ALU2:(%);
739 clearbody AFTER_ALU1;
743 letin AFTER_ALU6 ≝ (match execute RS08 (TickOK ?
744 (set_alu RS08 BEFORE AFTER_ALU5)) 5 with
745 [ TickERR _ _ ⇒ get_alu RS08 BEFORE
746 | TickSUSP _ _ ⇒ get_alu RS08 BEFORE
747 | TickOK s ⇒ get_alu RS08 s ]);
748 letin Y6 ≝ (match execute RS08 (TickOK ?
749 (set_alu RS08 BEFORE AFTER_ALU5)) 5
751 [ TickERR _ _ ⇒ (get_mem_desc RS08 BEFORE) 〈〈x0,x0〉:〈x2,x1〉〉
752 | TickSUSP _ _ ⇒ (get_mem_desc RS08 BEFORE) 〈〈x0,x0〉:〈x2,x1〉〉
753 | TickOK s ⇒ (get_mem_desc RS08 s) 〈〈x0,x0〉:〈x2,x1〉〉 ]);
754 normalize in AFTER_ALU6:(%);
756 clearbody AFTER_ALU5;
758 letin AFTER_ALU7 ≝ (match execute RS08 (TickOK ?
760 (set_alu RS08 BEFORE AFTER_ALU6)
761 (load_from_source_at (get_mem_desc RS08 BEFORE)
762 (mTest_RS08_mult_load 〈xF,xF〉 Y6 〈x0,x0〉 〈x0,x0〉) mTest_RS08_RAM)
764 [ TickERR _ _ ⇒ get_alu RS08 BEFORE
765 | TickSUSP _ _ ⇒ get_alu RS08 BEFORE
766 | TickOK s ⇒ get_alu RS08 s ]);
767 normalize in AFTER_ALU7:(%);
768 clearbody AFTER_ALU6;