1 (**************************************************************************)
4 (* ||A|| A project by Andrea Asperti *)
6 (* ||I|| Developers: *)
7 (* ||T|| The HELM team. *)
8 (* ||A|| http://helm.cs.unibo.it *)
10 (* \ / This file is distributed under the terms of the *)
11 (* v GNU General Public License Version 2 *)
13 (**************************************************************************)
15 (* ********************************************************************** *)
16 (* Progetto FreeScale *)
18 (* Sviluppato da: Ing. Cosimo Oliboni, oliboni@cs.unibo.it *)
19 (* Sviluppo: 2008-2010 *)
21 (* ********************************************************************** *)
23 include "emulator/status/status.ma".
25 (* *********************************** *)
26 (* IMPOSTAZIONI SPECIFICHE DEI MODELLI *)
27 (* *********************************** *)
30 ninductive HC08_model : Type ≝
31 MC68HC08AB16A: HC08_model
34 (* memoria degli HC08 *)
35 ndefinition memory_type_of_FamilyHC08 ≝
36 λm:HC08_model.match m with
38 [ (* astraggo molto *)
39 (* 0x0000-0x004F,0xFE00-0xFE01,0xFE03,
40 0xFE0C-0xFE11,0xFE1A-0xFE1D,0xFE1F: sarebbe memory mapped IO *)
41 (* 0x0500-0x057F,0xFE02,0xFE04-0xFE07,
42 0xFE09-0xFE0B,0xFE12-0xFE19,0xFE1E,0xFFC0-0xFFCF : sarebbe reserved *)
43 (* 0x0050-0x024F *) triple … 〈〈〈x0,x0〉:〈x0,x0〉〉.〈〈x0,x0〉:〈x5,x0〉〉〉 〈〈x0,x2〉:〈x0,x0〉〉 MEM_READ_WRITE (* 512B RAM *)
44 (* 0x0800-0x09FF *) ; triple … 〈〈〈x0,x0〉:〈x0,x0〉〉.〈〈x0,x8〉:〈x0,x0〉〉〉 〈〈x0,x2〉:〈x0,x0〉〉 MEM_READ_ONLY (* 512B EEPROM *)
45 (* 0xBE00-0xFDFF *) ; triple … 〈〈〈x0,x0〉:〈x0,x0〉〉.〈〈xB,xE〉:〈x0,x0〉〉〉 〈〈x4,x0〉:〈x0,x0〉〉 MEM_READ_ONLY (* 16384B ROM *)
46 (* 0xFE20-0xFF52 *) ; triple … 〈〈〈x0,x0〉:〈x0,x0〉〉.〈〈xF,xE〉:〈x2,x0〉〉〉 〈〈x0,x1〉:〈x3,x3〉〉 MEM_READ_ONLY (* 307B ROM *)
47 (* 0xFFD0-0xFFFF *) ; triple … 〈〈〈x0,x0〉:〈x0,x0〉〉.〈〈xF,xF〉:〈xD,x0〉〉〉 〈〈x0,x0〉:〈x3,x0〉〉 MEM_READ_ONLY (* 48B ROM *) ]
51 (* parametrizzati i non deterministici rispetto a tutti i valori casuali
52 che verranno dati dall'esterno di tipo byte8 (ndby1-2) e bool (ndbo1-5).
53 l'ACCENSIONE e' totalmente equivalente ad un reset causato da calo di tensione
54 (reset V-low), la memoria ed il check possono essere passati *)
55 ndefinition start_of_model_HC08 ≝
56 λmcu:HC08_model.λt:memory_impl.
57 λmem:aux_mem_type t.λchk:aux_chk_type t.
58 λndby1,ndby2:byte8.λirqfl,ndbo1,ndbo2,ndbo3,ndbo4,ndbo5:bool.
61 (* acc_low: ? *) ndby1
62 (* indw_low: ? *) ndby2
63 (* indx_high: reset *) 〈x0,x0〉
64 (* sp: reset *) 〈〈x0,x0〉:〈xF,xF〉〉
65 (* pc: reset+fetch *) (mk_word16 (mem_read_abs t mem 〈〈〈x0,x0〉:〈x0,x0〉〉.〈〈xF,xF〉:〈xF,xE〉〉〉)
66 (mem_read_abs t mem 〈〈〈x0,x0〉:〈x0,x0〉〉.〈〈xF,xF〉:〈xF,xF〉〉〉))
76 (* clk: reset *) (None ?).
78 (* cio' che non viene resettato mantiene il valore precedente: nella documentazione
79 viene riportato come "unaffected"/"indeterminate"/"unpredictable"
80 il soft RESET e' diverso da un calo di tensione e la ram non variera' *)
81 ndefinition reset_of_model_HC08 ≝
82 λt:memory_impl.λs:any_status HC08 t.
85 (* acc_low: inv. *) (acc_low_reg_HC08 (alu ? t s))
86 (* indx_low: inv. *) (indX_low_reg_HC08 (alu ? t s))
87 (* indx_high: reset *) 〈x0,x0〉
88 (* sp: reset *) 〈〈x0,x0〉:〈xF,xF〉〉
89 (* pc: reset+fetch *) (mk_word16 (mem_read_abs t (mem_desc ? t s) 〈〈〈x0,x0〉:〈x0,x0〉〉.〈〈xF,xF〉:〈xF,xE〉〉〉)
90 (mem_read_abs t (mem_desc ? t s) 〈〈〈x0,x0〉:〈x0,x0〉〉.〈〈xF,xF〉:〈xF,xE〉〉〉))
91 (* V: inv. *) (v_flag_HC08 (alu ? t s))
92 (* H: inv. *) (h_flag_HC08 (alu ? t s))
94 (* N: inv. *) (n_flag_HC08 (alu ? t s))
95 (* Z: inv. *) (z_flag_HC08 (alu ? t s))
96 (* C: inv. *) (c_flag_HC08 (alu ? t s))
97 (* IRQ: inv *) (irq_flag_HC08 (alu ? t s)))
98 (* mem: inv. *) (mem_desc ? t s)
99 (* chk: inv. *) (chk_desc ? t s)
100 (* clk: reset *) (None ?)).