(* inherent address: legale se nessun operando/1 byte/1 word *)
| maINHX0ADD ⇒ nil ?
| maINHX1ADD b ⇒ [ TByte HC05 b ]
- | maINHX2ADD w ⇒ [ TByte HC05 (w16h w); TByte HC05 (w16l w) ]
+ | maINHX2ADD w ⇒ [ TByte HC05 (cnH ? w); TByte HC05 (cnL ? w) ]
(* _0/1/2: legale se nessun operando/1 byte/1 word *)
| maIMM1 b ⇒ [ TByte HC05 b ]
| maIMM1EXT b ⇒ [ TByte HC05 b ]
- | maIMM2 w ⇒ [ TByte HC05 (w16h w); TByte HC05 (w16l w) ]
+ | maIMM2 w ⇒ [ TByte HC05 (cnH ? w); TByte HC05 (cnL ? w) ]
| maDIR1 b ⇒ [ TByte HC05 b ]
- | maDIR2 w ⇒ [ TByte HC05 (w16h w); TByte HC05 (w16l w) ]
+ | maDIR2 w ⇒ [ TByte HC05 (cnH ? w); TByte HC05 (cnL ? w) ]
| maIX0 ⇒ nil ?
| maIX1 b ⇒ [ TByte HC05 b ]
- | maIX2 w ⇒ [ TByte HC05 (w16h w); TByte HC05 (w16l w) ]
+ | maIX2 w ⇒ [ TByte HC05 (cnH ? w); TByte HC05 (cnL ? w) ]
(* DIRn: legale se 1 operando byte *)
| maDIRn _ b ⇒ [ TByte HC05 b]
(* DIRn_and_IMM1: legale se 2 operandi byte *)